



Fundamentos de Computadores


1º curso del Grado en Ingeniería Informática

Convocatoria de Julio (05-07-2023)

APELLIDOS: _____

NOMBRE: _____ DNI Nº: _____ GRUPO: _____


1 (5 puntos).- Se dispone de una memoria PROM de tamaño 32 x 8 conectada como se muestra en el diagrama lógico de la siguiente figura, siendo el contenido programado en la misma, expresado en el sistema hexadecimal, el indicado en la tabla (Q_7 es el bit de más peso y Q_0 el de menos).



Se pide:

- Representar una tabla de verdad donde se muestren los valores que adoptarán las salidas **E**, **F**, **G** y **H**, al aplicar todas las combinaciones posibles al conjunto de líneas de entrada **DCBA**, representando las cuatro funciones en una sola tabla. **(1.5 puntos)**
- Obtener la expresión mínima conjuntiva de la función **E**, transformarla para que pueda ser implementada usando únicamente puertas NOR y representar el diagrama lógico. **(1 punto)**
- Obtener la expresión mínima disyuntiva de la función **F**, transformarla para que pueda ser implementada usando únicamente puertas NAND y representar el diagrama lógico. **(1 punto)**
- Implementar la función **G** basándose en el empleo de un multiplexor del menor tamaño posible. **(0.5 puntos)**
- Implementar la función **H** mediante decodificadores (con un máximo de 8 salidas activas a nivel alto y una única entrada de habilitación activa a nivel alto), inversores y puertas lógicas de cuatro entradas exclusivamente. **(1 punto)**

2 (5 puntos).- Se desea automatizar la máquina para el fresado de piezas de madera que se muestra en la siguiente figura.



Para ello, se han instalado los siguientes elementos:

- Dos interruptores **A** y **C**, y un pulsador **P**, que son accionados por el operario de la máquina.
- Cuatro sensores **J**, **K**, **L** y **M**, que se activan cuando el carro del que pende la fresadora se sitúa justamente debajo de los mismos.
- Dos sensores **N** y **O**, que se activan cuando el portabrocas alcanza sus posiciones extremas superior e inferior, respectivamente.
- Un sistema de tracción que desplaza el carro hacia la izquierda o hacia la derecha mientras se estén activando las señales **I** o **D**, respectivamente.
- Un cilindro que hace subir o bajar el portabrocas al activar las señales **S** o **B**, respectivamente.
- Una señal **G** que hace girar el portabrocas al aplicarle un nivel alto.

El funcionamiento de la máquina debe ser el siguiente:

- Para realizar una determinada ranura, cuando el portabrocas se encuentre sobre la vertical del lado izquierdo de la misma, se activará el giro de la fresa y se hará descender hasta su punto más bajo. Una vez que la fresa ha alcanzado su punto inferior, sin dejar de girar, se desplazará el carro hacia la derecha hasta situarlo sobre la vertical del lado derecho de la ranura. Por último se hará ascender la fresa hasta su punto más alto, y tras ello se detendrá su giro.
- Antes de comenzar el proceso de fresado, el operario fijará la pieza de madera con la mordaza y a continuación activará el interruptor **A** (si se desea realizar una ranura desde **J** hasta **L**), el **C** (si se desea realizar la ranura desde **K** hasta **M**), o ambos (si se desea realizar la ranura desde **J** hasta **M**).
- A continuación el operario activará el pulsador **P** con lo que, si se encuentra activo alguno de los dos interruptores, dará comienzo el proceso de fresado.
- Seguidamente, dependiendo de si se han activado los interruptores **A** o **C**, o ambos, se practicará sobre la pieza la ranura correspondiente.
- Finalmente, el carro retornará hasta la posición representada en la figura, donde permanecerá a la espera del inicio de un nuevo proceso de fresado.

Realizar el sistema de control de la puerta mediante el empleo de un REGISTRO y una PROM, representando:

- El diagrama de estados del sistema. **(3.5 puntos)**
- La tabla de estados del sistema, especificando el tamaño mínimo que debe poseer la PROM. **(1 punto)**
- El diagrama lógico del sistema. **(0.5 puntos)**

Ejercicio 1

a) Tabla de verdad de la función y expresiones canónicas numéricas.

D	C	B	A	E	F	G	H
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	1	0
0	0	1	1	0	0	0	1
0	1	0	0	0	0	1	1
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	1	0	0	0
1	0	1	0	0	0	0	1
1	0	1	1	1	0	0	1
1	1	0	0	1	0	0	0
1	1	0	1	0	1	0	0
1	1	1	0	0	1	1	0
1	1	1	1	0	0	0	0

$$E = \Sigma_4(9, 11, 12)$$

$$F = \Sigma_4(1, 2, 5, 6, 13, 14)$$

$$G = \Sigma_4(0, 2, 4, 5, 7, 14)$$


$$H = \Sigma_4(0, 3, 4, 5, 6, 7, 10, 11)$$

b) Obtención de la expresión mínima conjuntiva de la función E y transformación de la misma para su implementación mediante puertas NOR.

$$E = \Sigma_4(9, 11, 12)$$

BA \ DC	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	0	0	0
10	0	1	1	0

$$E = (C+A) \cdot D \cdot (\bar{C}+\bar{A}) \cdot (\bar{C}+\bar{B}) = (C+A) \cdot D \cdot (\bar{C}+\bar{A}) \cdot (\bar{C}+\bar{B}) = \overline{\overline{C+A+D+\bar{C}+\bar{A}+\bar{C}+\bar{B}}}$$




- c) Obtención de la expresión mínima disyuntiva de la función F y transformación de la misma para su implementación mediante puertas NAND.

$$F = \Sigma_4(1, 2, 5, 6, 13, 14)$$

BA \ DC	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	0	1	0	1
10	0	0	0	0


$$F = \overline{D}\overline{B}A + \overline{D}B\overline{A} + C\overline{B}A + C\overline{B}\overline{A} = \overline{D}\overline{B}A + \overline{D}B\overline{A} + C\overline{B}A + C\overline{B}\overline{A} = \overline{D}\overline{B}A \cdot \overline{D}B\overline{A} \cdot C\overline{B}A \cdot C\overline{B}\overline{A}$$



d) Implementación de la función H mediante un multiplexor.


$$G = \Sigma_4(0, 2, 4, 5, 7, 14)$$

CBA									
D		000	001	010	011	100	101	110	111
		0	1	0	1	0	1	0	1
0		1	0	1	0	1	1	0	1
1		0	0	0	0	0	0	1	0
		$\bar{D}$	0	$\bar{D}$	0	$\bar{D}$	$\bar{D}$	D	$\bar{D}$




e) Implementación de la función H mediante decodificadores con ocho salidas activas a nivel alto, inversores y puertas lógicas de cuatro entradas.

$$H = \Sigma_4(0, 3, 4, 5, 6, 7, 10, 11)$$



Ejercicio 2

a) Diagrama de estados del sistema.



b) Tabla de estados del sistema.

q ₂	q ₁	q ₀	P	A	C	J	K	L	M	N	O	Q ₂	Q ₁	Q ₀	D ₂	D ₁	D ₀	I	D	S	B	G
0	0	0	0	X	X	X	X	X	X	X	X	0	0	0	0	0	0	0	0	0	0	0
0	0	0	X	0	0	X	X	X	X	X	X	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	X	X	X	X	X	X	X	0	0	1	0	0	1	0	0	0	0	0
0	0	0	1	0	1	X	X	X	X	X	X	0	0	0	1	0	1	0	0	0	0	0
0	0	1	X	X	X	X	X	X	X	X	0	0	0	1	0	0	1	0	0	0	1	1
0	0	1	X	X	0	X	X	X	X	X	1	0	1	0	0	1	0	0	0	1	1	1
0	0	1	X	X	1	X	X	X	X	X	1	1	1	1	1	1	1	0	0	0	1	1
0	1	0	X	X	X	X	X	0	X	X	X	0	1	0	0	1	0	0	1	0	0	1
0	1	0	X	X	X	X	X	1	X	X	X	0	1	1	0	1	1	0	1	0	0	1
0	1	1	X	X	X	X	X	X	0	X	0	0	1	1	0	1	1	0	0	1	0	1
0	1	1	X	X	X	X	X	X	1	X	1	0	0	0	1	0	0	0	0	1	0	1
1	0	0	X	X	X	0	X	X	X	X	X	1	0	0	1	0	0	1	0	0	0	0
1	0	0	X	X	X	1	X	X	X	X	X	0	0	0	0	0	0	1	0	0	0	0
1	0	1	X	X	X	X	0	X	X	X	X	1	0	1	1	0	1	0	0	0	0	0
1	0	1	X	X	X	X	1	X	X	X	X	1	1	0	1	1	0	0	1	0	0	0
1	1	0	X	X	X	X	X	X	X	X	0	1	1	0	1	1	0	0	0	1	1	1
1	1	0	X	X	X	X	X	X	X	X	1	1	1	1	1	1	1	0	0	0	1	1
1	1	1	X	X	X	X	X	0	X	X	X	1	1	1	1	1	1	0	1	0	0	1
1	1	1	X	X	X	X	X	1	X	X	X	0	1	1	0	1	1	0	1	0	0	1

c) Diagrama lógico del sistema.

